选择页面

Kuruvilla Varghese

电子系统工程系，

印度科学研究所，班加罗尔56012。印度。

电话:+ 91 80 2293 3092。电子邮件:kuru@iisc.ac.in．

网络:http://kuruvilla.www.hanucan.com/

工作范围

采购产品计算机网络，数字超大规模集成电路，嵌入式系统

可重构计算实验室

高性能硬件架构

E3 231 (JAN) 2:1 fpga数字系统设计

数字设计概论;分层设计，控制器(FSM)，案例研究，FSM问题，定时问题，流水线，资源共享，亚稳态，同步，MTBF分析，各种类型触发器的设置/保持时间，多个时钟域之间的同步，复位恢复，适当的复位。VHDL:不同的模型，仿真周期，过程，并发和顺序语句，循环，延迟模型，库，包，函数，程序，合成编码，测试台。FPGA:逻辑块和路由架构，设计方法学，特殊资源，Xilinx 7系列FPGA架构，FPGA编程，约束，STA，定时闭包，案例研究。

E3 245 (AUG) 2:1处理器系统设计

介绍:性能和基准测试，基本处理器架构，指令集设计，数据路径和控制器，定时，管道。CISC处理器设计:架构，设计。RISC处理器设计:单周期实现，多周期实现，流水线实现，异常和危险处理，RISC- v。内存层次结构:缓存，分页，TLB。总线:总线拓扑，AHB, APB, AXI总线协议，总线接口。

NPTEL视频课程:pld和fpga的数字系统设计

NPTEL网站课程

YouTube课程

出版物

  1. Madhu Ennampelli和Kuruvilla Varghese，“使用SRAM实现资源高效TCAM”，IEEE EDS迷你研讨会和第三届微/纳电子器件、电路和系统国际会议(MNDCS-2023)， NIT Silchar，阿萨姆邦，印度，2023年1月29-31日。(荣誉奖)
  2. Sajin S, Shubham Sunil Garag, Anuj Phegade, Deepshikha Gusain，和Kuruvilla Varghese“多核兼容Linux可引导64位无序RISC-V处理器核心的设计”，2023年第36届VLSI设计国际会议和2023年第22届国际嵌入式系统会议(VLSID)， 2023年，印度海得拉巴，2023年1月8-12日。

  3. Ramakant Joshi, Kuruvilla Varghese，“用于FPGA的Geant4粒子传输应用的高级合成”，第25届欧洲微型数字系统设计会议(DSD)， 2022, pp. 75-83, DOI: 10.1109/DSD57027.2022.00020
    https://ieeexplore.ieee.org/document/9996703

  4. V. Naveen Chander, Kuruvilla Varghese，“用于Edge-AI的软RISC-V矢量处理器”，2022年第35届VLSI设计国际会议和2022年第21届嵌入式系统(VLSID)国际会议，2022年，第263-268页，DOI: 10.1109/VLSID2022.2022.00058
    https://ieeexplore.ieee.org/document/9885953

  5. Dola Ram, Suraj Panwar, Kuruvilla Varghese，“基于胶囊网络强化学习的硬件加速器”，2022年第35届VLSI设计国际会议和2022年第21届嵌入式系统国际会议(VLSID)， 2022, pp. 162-167, DOI: 10.1109/VLSID2022.2022.00041 (Nripendra Nath Biswas最佳学生论文奖)
    https://ieeexplore.ieee.org/document/9885863

  6. 答:安东尼，黛维。A，和K. Varghese，“具有自适应Naive Bayes预测器的Hoeffding树算法的高吞吐量硬件”，2021年第六届国际技术融合会议(I2CT)， 2021, pp. 1-6, doi: 10.1109/I2CT51068.2021.9418100。
    https://ieeexplore.ieee.org/document/9418100
  7. Gokulan T, Akshay Muraleedharan，和Kuruvilla Varghese，“FPGA上32位双管道超额量RISC-V处理器的设计”Euromicro数字系统设计(DSD) 2020年会议，虚拟事件，2020年8月26-28日，pp. 34 -343, DOI: 10.1109/DSD51259.2020.00062
  8. https://ieeexplore.ieee.org/document/9217851
  9. A. Birari, P. Birla, K. Varghese和A. Bharadwaj，“RISC-V ISA兼容处理器IP”，2020年第24届VLSI设计和测试国际研讨会(VDAT)，布巴内斯瓦尔，印度，2020年，第1-6页，DOI: 10.1109/VDAT50263.2020.9190558

    https://ieeexplore.ieee.org/document/9190558

  10. Nimish Shah, Paragkumar Chaudhari和Kuruvilla Varghese，“深度卷积神经网络的基于运行时可编程和内存带宽优化的fpga协处理器”，《IEEE神经网络与学习系统学报》，第29卷，第12期，第5922-5934页，2018年12月，DOI: 10.1109/ tnnll .2018.2815085

    https://ieeexplore.ieee.org/document/8333773/

  11. Sajna Remi Clere, Sachin Sethumadhavan, Kuruvilla Varghese，“基于FPGA的可重构协处理器用于深度卷积神经网络训练”，2018年第21届欧微数字系统设计会议(DSD)，布拉格，捷克共和国，2018年8月，第381-388页，DOI: 10.1109/DSD.2018.00072

    https://ieeexplore.ieee.org/document/8491843/

  12. Suseela Budi, Pradeep Gupta, Kuruvilla Varghese, Amrutur Bharadwaj，“用于SoC的RISC-V ISA兼容处理器IP”，2018年器件、电路和系统国际研讨会，印度工程科学与技术学院，Shibpur, 2018年3月29-31日，pp. 1-5，加尔各答，印度。DOI: 10.1109 / ISDCS.2018.8379629

    https://ieeexplore.ieee.org/document/8379629/

  13. A. Dey, S. Jose, K. Varghese和S. G. Srinivasa，“用于软输出维特比检测的高通量无时钟架构”，第60届IEEE国际中西部电路与系统研讨会，美国波士顿，2017年8月，第779-782页，DOI: 10.1109/MWSCAS.2017.8053039

    https://ieeexplore.ieee.org/document/8053039/

  14. Kavya Sharat, Sumeet Bandishte, Kuruvilla Varghese, Amrutur Bharadwaj，“用于SoC的自定义设计RISC-V ISA兼容处理器”，第21届VLSI设计与测试国际研讨会(vdata -2017)， 2017年6月29日至7月2日，印度印度理工学院Roorkee, 2017年6月29日至7月2日，计算机与信息科学通信，第711卷。施普林格，新加坡，第570-577页，DOI: https://doi.org/10.1007/978-981-10-7470-7_55

    https://link.springer.com/chapter/10.1007/978-981-10-7470-7_55

  15. Pradeep Gupta, Suseela Budi, Kuruvilla Varghese和Amrutur Bhardwaj，“用于SoC的RISC-V兼容处理器Ip”，RISC-V国际会议，2017年4月，印度理工学院马德拉斯，金奈。

    http://rise.cse.iitm.ac.in/ric2017/index.html

  16. Siddhartha B. Rai, Srinidhi m.s.， Kuruvilla Varghese，和Srividhya R“车载固态记录仪的流量控制”第四届电子与通信系统国际会议，2017年2月24-25日，哥印拜陀，印度，65-69页

    http://ieeexplore.ieee.org/document/8067838/

  17. Saugata Datta, Kuruvilla Varghese，和Shayan Srinivasa，“FPGA上的高通量非均匀量化二进制SOVA检测器”，第29届VLSI设计国际会议(VLSID 2016)， 1月4-8日，加尔各答，第439-444页。

    http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=7434993

  18. Anant Devi, Maulik Gandhi, Kuruvilla Varghese，和Dipanjan Gope，“基于矩的加速方法的封装板三维寄生提取FPGA”微波与光学技术通讯，第58卷，第4期，第776-783页，2016年4月

    http://onlinelibrary.wiley.com/doi/10.1002/mop.29660/abstract

  19. Sriram Venkateshan, Alap Patel，和Kuruvilla Varghese，“基于FPGA内核协处理器的SVM学习混合工作集算法”，IEEE超大规模集成(VLSI)系统学报，Vol. 23, No. 10, pp. 2221-2232, 2015年10月

    http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=6933936

  20. Anant Devi, Maulik Gandhi, Kuruvilla Varghese，和Dipanjan Gope，“基于矩的三维寄生提取方法的硬件加速器”，2013年IEEE先进包装与系统电气设计研讨会，2013年12月，日本奈良。100 - 103页

    http://ieeexplore.ieee.org/xpl/articleDetails.jsp?arnumber=6724399

  21. Karthikeyan P, Srijith Haridas，和Kuruvilla Varghese，“基于透明FPGA的SQL DDoS缓解设备”2013年现场可编程技术国际会议(ICFTP 2013)， 2013年12月，日本京都。82 - 89页

    http://ieeexplore.ieee.org/xpl/articleDetails.jsp?arnumber=6718334

  22. Jimit Shah, K.S. Raghunandan，和Kuruvilla Varghese，“H.264解码器的高清分辨率内预测架构”第25届IEEE VLSI设计国际会议，2012年1月，印度海得拉巴。第107 - 112页

    http://ieeexplore.ieee.org/xpls/abs_all.jsp?arnumber=6167737

  23. Tejasvi Anand, Yagnesh Waghela，和Kuruvilla Varghese“FPGA上可扩展的网口扫描检测系统”IEEE现场可编程技术国际会议(FPT ' 11)。2011年12月，印度新德里。1 - 6页。

    http://ieeexplore.ieee.org/xpls/abs_all.jsp?arnumber=6132712

  24. Gandhi Arpit, Raghavendra Adiga和Kuruvilla Varghese，“空间高效对角线线性空间序列对齐”第十届IEEE生物信息学和生物工程国际会议(BIBE 2010) 2010年6月3日，费城，第244-249页

    http://ieeexplore.ieee.org/xpls/abs_all.jsp?arnumber=5521681

  25. Vrishali Vijay Nimbalkar，和Kuruvilla Varghese，“用于片上网络的通道内流控制方案”，第16届欧微数字系统设计会议(DSD 2010)， 2010年9月，法国，第459-466页

    http://ieeexplore.ieee.org/xpls/abs_all.jsp?arnumber=5615566

  26. Jimit Shah, Komanduri S. Raghunandan和Kuruvilla Varghese“面向1080p高清分辨率的区域优化H.264内部预测架构”，第21届IEEE特定应用系统、架构和处理器国际会议(ASAP 2010)， 2010年7月，法国，第120-125页

    http://ieeexplore.ieee.org/xpls/abs_all.jsp?arnumber=5540989&tag=1

  27. 维。G, Joy Kuri，和Kuruvilla Varghese，“功率优化片上网络互连设计”，第22届IEEE国际SOC会议，2009年9月，北爱尔兰，英国，147-150页

    http://ieeexplore.ieee.org/xpls/abs_all.jsp?arnumber=5398071

  28. Divyasree J, Rajashekar H，和Kuruvilla Varghese，“动态可重构正则表达式匹配架构”第20届IEEE国际应用程序专用系统、架构和处理器会议2008 (ASAP 2008)， 2008年7月，鲁汶，比利时，120-125页

    http://ieeexplore.ieee.org/xpls/abs_all.jsp?arnumber=4580165

  29. Gajanan Jedhe, Arun Ramamoorthy和Kuruvilla Varghese，“FPGA中可扩展的高吞吐量防火墙”，第16届IEEE现场可编程自定义计算机年度研讨会，2008年(FCCM ' 08)， 2008年4月，美国加利福尼亚州，第43-52页

    http://ieeexplore.ieee.org/xpls/abs_all.jsp?arnumber=4724888

Baidu
map